LVDS:Low-Voltage Differential Signaling 低電壓差分信號(hào)

1994年由美國(guó)國(guó)家半導(dǎo)體公司提出的一種信號(hào)傳輸模式,是一種電平標(biāo)準(zhǔn),LVDS接口又稱RS-644總線接口,是20世紀(jì)90年代才出現(xiàn)的一種數(shù)據(jù)傳輸和接口技術(shù)。LVDS即低電壓差分信號(hào),這種技術(shù)的核心是采用極低的電壓擺幅高速差動(dòng)傳輸數(shù)據(jù),可以實(shí)現(xiàn)點(diǎn)對(duì)點(diǎn)或一點(diǎn)對(duì)多點(diǎn)的連接,具有低功耗、低誤碼率、低串?dāng)_和低輻射等特點(diǎn),其傳輸介質(zhì)可以是銅質(zhì)的PCB連線,也可 以是平衡電纜。LVDS在對(duì)信號(hào)完整性、低抖動(dòng)及共模特性要求較高的系統(tǒng)中得到了越來(lái)越廣泛的應(yīng)用。

LVDS技術(shù)用于簡(jiǎn)單的線路驅(qū)動(dòng)器和接收器物理層器件以及比較復(fù)雜的接口通信芯片組。通道鏈路芯片組多路復(fù)用和解多路復(fù)用慢速TTL信號(hào)線路以提供窄式高速低功耗LVDS接口。這些芯片組可以大幅節(jié)省系統(tǒng)的電纜和連接器成本,并且可以減少連接器所占面積所需的物理空間。LVDS解決方案為設(shè)計(jì)人員解決高速I/O接口問(wèn)題提供了新選擇。LVDS為當(dāng)今和未來(lái)的高帶寬數(shù)據(jù)傳輸應(yīng)用提供毫瓦每千兆位的方案。

更先進(jìn)的總線LVDS(BLVDS)是在LVDS基礎(chǔ)上面發(fā)展起來(lái)的,總線LVDS(BLVDS)是基于LVDS技術(shù)的總線接口電路的一個(gè)新系列,專門用于實(shí)現(xiàn)多點(diǎn)電纜或背板應(yīng)用。它不同于標(biāo)準(zhǔn)的LVDS,提供增強(qiáng)的驅(qū)動(dòng)電流,以處理多點(diǎn)應(yīng)用中所需的雙重傳輸。BLVDS具備大約250mV的低壓差分信號(hào)以及快速的過(guò)渡時(shí)間。這可以讓產(chǎn)品達(dá)到自100Mbps至超過(guò)1Gbps的高數(shù)據(jù)傳輸速率。此外,低電壓擺幅可以降低功耗和噪聲至最小化。差分?jǐn)?shù)據(jù)傳輸配置提供有源總線的+/-1V共模范圍和熱插拔器件。

BLVDS產(chǎn)品有兩種類型,可以為所有總線配置提供最優(yōu)化的接口器件。兩個(gè)系列分別是:線路驅(qū)動(dòng)器和接收器和串行器/解串器芯片組。 總線LVDS可以解決高速總線設(shè)計(jì)中面臨的許多挑戰(zhàn)。BLVDS無(wú)需特殊的終端上拉軌。它無(wú)需有源終端器件,利用常見的供電軌(3.3V或5V),采用簡(jiǎn)單的終端配置,使接口器件的功耗最小化,產(chǎn)生很少的噪聲,支持業(yè)務(wù)卡熱插拔和以100Mbps的速率驅(qū)動(dòng)重載多點(diǎn)總線。總線LVDS產(chǎn)品為設(shè)計(jì)人員解決高速多點(diǎn)總線接口問(wèn)題提供了一個(gè)新選擇。

一般在工業(yè)領(lǐng)域或行業(yè)內(nèi)部使用。廣泛應(yīng)用于主板顯示和液晶屏接口。

目前,流行的LVDS技術(shù)規(guī)范有兩個(gè)標(biāo)準(zhǔn):一個(gè)是 TIA/EIA(電訊工業(yè)聯(lián)盟/電子工業(yè)聯(lián)盟)的ANSI/TIA/EIA-644標(biāo)準(zhǔn),另一個(gè)是 IEEE 1596.3標(biāo)準(zhǔn)。1995年11月,以美國(guó)國(guó)家半導(dǎo)體公司為主推出了ANSI/TIA/EIA-644標(biāo)準(zhǔn)。1996年3月,IEEE公布了IEEE 1596.3標(biāo)準(zhǔn)。這兩個(gè)標(biāo)準(zhǔn)注重于對(duì)LVDS接口的電特性、互連與線路端接等方面的規(guī)范,對(duì)于生產(chǎn)工藝、傳輸介質(zhì)和供電電壓等則沒(méi)有明確。LVDS可采 用CMOS、GaAs或其他技術(shù)實(shí)現(xiàn),其供電電壓可以從+5V到+3.3V,甚至更低;其傳輸介質(zhì)可以是PCB連線,也可以是特制的電纜。標(biāo)準(zhǔn)推薦的最高數(shù)據(jù)傳輸速率是655Mbps,而理論上,在一個(gè)無(wú)衰耗的傳輸線上,LVDS的最高傳輸速率可達(dá)1.923Gbps。

它在提供高數(shù)據(jù)傳輸率的同時(shí)會(huì)有很低的功耗,另外它還有許多其他的優(yōu)勢(shì):

1、低至2V的電源電壓兼容性

2、低噪聲

3、高噪聲抑制能力

4、可靠的信號(hào)傳輸

5、能夠集成到系統(tǒng)級(jí)IC內(nèi)

6、使用LVDS技術(shù)的的產(chǎn)品數(shù)據(jù)速率可以從幾百M(fèi)bps到2Gbps。

7、它是電流驅(qū)動(dòng)的,通過(guò)在接收端放置一個(gè)負(fù)載而得到電壓,當(dāng)電流正向流動(dòng),接收端輸出為1,反之為0。

8、它的擺幅為250mv-450mv。

9、此技術(shù)基于ANSI/TIA/EIA-644LVDS接口標(biāo)準(zhǔn)。

LVDS接口是LCD Panel通用的接口標(biāo)準(zhǔn),大多用在7寸以上尺寸的顯示屏上。以8-bit Panel為例,包括5組傳輸線,其中4組是數(shù)據(jù)線,代表Tx0+/Tx0-... Tx3+/Tx3-。還有一組是時(shí)鐘信號(hào),代表TxC+/TxC-。相應(yīng)的在Panel一端有5組接收線。如果是6-bit Panel則只有3組數(shù)據(jù)線和一組時(shí)鐘線。

20PIN單6定義:

1:電源2:電源3:地 4:地 5:R0- 6:R0+ 7:地 8:R1- 9:R1+ 10:地 11:R2- 12:R2+ 13:地 14:CLK- 15:CLK+ 16空 17空 18空 19 空 20空

每組信號(hào)線之間的終端匹配電阻為100歐。

20PIN雙6定義:

1:電源2:電源3:地 4:地 5:R0- 6:R0+ 7:R1- 8:R1+ 9:R2- 10:R2+ 11:CLK- 12:CLK+ 13:RO1- 14:RO1+ 15:RO2- 16:RO2+ 17:RO3- 18:RO3+ 19:CLK1- 20:CLK1+

每組信號(hào)線之間的終端匹配電阻為100歐。

20PIN單8定義:

1:電源2:電源3:地 4:地 5:R0- 6:R0+ 7:地 8:R1- 9:R1+ 10:地 11:R2- 12:R2+ 13:地 14:CLK- 15:CLK+ 16:R3- 17:R3+

每組信號(hào)線之間的終端匹配電阻為100歐。

30PIN單6定義:

1: 空2:電源3:電源 4:空 5:空 6:空 7:空 8:R0- 9:R0+ 10:地 11:R1- 12:R1+ 13:地 14:R2- 15:R2+ 16:地 17:CLK- 18:CLK+ 19:地 20:空- 21:空 22:空 23:空 24:空 25:空 26:空 27:空 28空 29空 30空

每組信號(hào)線之間的終端匹配電阻為100歐。

30PIN單8定義:

1: 空2:電源3:電源 4:空 5:空 6:空 7:空 8:R0- 9:R0+ 10:地 11:R1- 12:R1+ 13:地 14:R2- 15:R2+ 16:地 17:CLK- 18:CLK+ 19:地 20:R3- 21:R3+ 22:地 23:空 24:空 25:空 26:空 27:空 28空 29空 30空

每組信號(hào)線之間的終端匹配電阻為100歐。

30PIN雙6定義:1: 電源2:電源3:地 4:地 5:R0- 6:R0+ 7:地 8:R1- 9:R1+ 10:地 11:R2- 12:R2+ 13:地 14:CLK- 15:CLK+ 16:地 17:RS0- 18:RS0+ 19:地 20:RS1- 21:RS1+ 22:地 23:RS2- 24:RS2+ 25:地 26:CLK2- 27:CLK2+

每組信號(hào)線之間的終端匹配電阻為100歐。

30PIN雙8定義:

1: 電源2:電源3:電源 4:空 5:空 6:空 7:地 8:R0- 9:R0+ 10:R1- 11:R1+ 12:R2- 13:R2+ 14:地 15:CLK- 16:CLK+ 17:地 18:R3- 19:R3+ 20:RB0-21:RB0+ 22:RB1- 23:RB1+ 24:地 25:RB2- 26:RB2+ 27:CLK2- 28:CLK2+ 29:RB3- 30:RB3+

每組信號(hào)線之間的終端匹配電阻為100歐。

一般14PIN、20PIN、30PIN為L(zhǎng)VDS接口。